Skip to main content

Comienzo de un principio

Image
By
con esto empezare a ver como es el mundo de los blogs y empezare a probar que es mejor por que
tenia un ideal una meta y se acabo me la cortaron entonces salio esta oportunidad para tenerla 
cercas, vere si puedo hacer publicidad y mandarme ha hacer algunas playeras jajaja 

gracias por los animos Deabolix 

Comments

JMG said…
Pues desvirgo tus comments y tu blog con mi super comentario, espero qeu te vaya chido muy chido con tu blog y si encuentras una buena plantilla para esta cosa (porque yo he probado muchas) me la rolas NO? Suerte , suerte man!
4 December 2006 at 20:17
JMG said…
Ah si.. por ahi esta mi Blog, dale una vueltecilla, un saludo (again)
4 December 2006 at 20:22
Post a Comment

Popular posts from this blog

boleta, cliente, nombre en Java

By
import java.util.ArrayList; public class Cliente { private String nombre; private ArrayList boletas; public Cliente(String nombre) { this.nombre = nombre; this.boletas = new ArrayList(); } public String getNombre() { return this.nombre; } public void agregarBoleta(Boleta boleta) { boletas.add(boleta); } public void imprimirHistorial() { Boleta b; System.out.println("Nombre: " + nombre); for (int i=0; i b = (Boleta)boletas.get(i); b.imprimir(); } } } public class Articulo { private String descripcion; private int stock; private int precio; public Articulo(String descripcion,int stock,int precio){ this.descripcion = descripcion; this.stock = stock; this.precio = precio; } public String getDescripcion() { return this.descripcion; } public int getStock() { return this.stock; } public int getPrecio() { return this.precio; } } import java.util.ArrayList; public class Boleta { private String fecha; private int total; private ArrayList ar...
4 comments
Read more

ALU ( arithmetic logic unit ) vhdl codigo

By
library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity operaciones is port( clk: in std_logic; switch1,switch2,push1,push2: inout std_logic; display: out std_logic_vector (7 downto 0):="00000000"; leds, anodos: out std_logic_vector (3 downto 0):="0000"); end operaciones; architecture Behavioral of operaciones is signal barrido,bleds,modo: std_logic_vector (1 downto 0):="00"; signal break,break2: std_logic :='0'; signal mode,anod: std_logic_vector (3 downto 0):="0000"; signal contador: std_logic_vector (9 downto 0):="0000000000"; signal disp,disp1,disp2,disp3: std_logic_vector (7 downto 0):="00000010"; signal x,y,z,w: std_logic_vector (3 downto 0):="0000"; signal x2,y2,z2,w2: std_logic_vector (3 downto 0):="0000"; signal matr: std_logic_vector (3 downto 0):="0000"; signal dispa,disp1a,disp2a,disp3...
Post a Comment
Read more